19. JUNI 2018
:K CAD CAM - Alles rund um die Themen Entwicklung, Konstruktion, Planung, Fertigung, Engineering, Computer Aided Design und Computer Aided Manufacturing

zurück

kommentieren drucken  

Mentor bietet neue Hyperlynx-Version


Mentor, a Siemens business, veröffentlicht seine neueste Hyperlynx-Leiterplatten-Simulations-Technologie für High-Performance-Designs. Diese repräsentiert industrieweit die erste durchgängige, vollständig automatisierte Lösung zur Validierung von Serializer/Deserializer- (SerDes) Kanälen.

Moderne Elektronikprodukte benötigen intelligente High-Speed-Design-Tools, die sicherstellen, dass die Designs wie vorgesehen funktionieren. Mit üblichen Datenübertragungsraten von 50 Gbit/s und Protokollen wie Ethernet mit Bandbreiten von 400 Gbit/s reichen herkömmliche Verifikations-Methoden nicht mehr aus. Dies ist insbesondere für Industriebereiche notwendig, welche besonders hohe Bandbreiten benötigen. Exemplarisch seien die Automobil- und Netzwerkbranche genannt. Rechenzentren, Telekommunikation und IoT/Cloud-basierte Produkte fallen ebenfalls in diese Kategorie.
___________________________________________
Weitere Meldungen auf :K

Neue Studie Schaltschrankbau

Videotipp: Fremddaten in der Konstruktion
___________________________________________

 
SerDes bezieht sich auf Schnittstellen wie beispielsweise PCI Express (PCIe), die überall dort zum Einsatz kommen, wo eine hohe Bandbreite erforderlich ist. Hardware-Ingenieuren fehlt heute jedoch oft die Zeit, um die detaillierten Anforderungen an die Signalintegrität dieser Schnittstellenprotokolle vollständig zu verstehen. Auch haben sie unter Umständen keine Möglichkeit, sich von Signalintegritäts- (SI) und 3D-EM-Experten beraten zu lassen. Mentors neue HyperLynx-Version bietet deshalb im Werkzeug integrierte und protokollspezifische Test der Kanalkonformität. Es ist damit das industrieweit erste vollautomatische Validierungs-Tool für SerDes-Schnittstellen auf Leiterplatten. HyperLynx beinhaltet zusätzlich auch ein Tool namens 3D-Explorer für Parameter-Sweeps zur Design- und Layout-Optimierung. Neben vielen mitgelieferten Templates für regelmäßige Strukturen wie differentielle Vias kann es auch Variationen an unregelmäßiger Strukturen wie BGA-Routings simulieren.

Der Mentor-Kunde Sintecs, ein Unternehmen für Electronic Design Service (EDS) mit Sitz in den Niederlanden, ist auf komplexe Leiterplattenkonstruktionen und -analysen spezialisiert. Sintecs entwickelte mit der EU-finanzierten Multi-Board-dReDBox ein vollständig neues Konzept für ein "Rechenzentrum in einer Box" mit disaggregierten Verarbeitungs- und Speicherressourcen, die über Hochgeschwindigkeits-Links verbunden sind. Mit Hilfe der DDRx- und neuen SerDes-Compliance-Wizards von Hyperlynx untersuchte Sintecs schnell den verfügbaren Designraum für eine physikalische Implementierung, die die Industriestandard-Konformitätskennzahlen für DDR4 (mit 2666 MT/s) und viele PCIe3-Schnittstellen erfüllt. Das neue intelligente Kanalextraktions-Tool von HyperLynx half dabei, den Entwurfsplan für die SerDes-Schnittstelle zu komprimieren, indem es die gesamte Designaufgabe der Zerlegung und Modellierung der Kanäle automatisiert hat. Die automatisierte Extraktion der Kanäle war wesentlich schneller als die frühere manuelle Methode von Sintecs, bei der Experten für den 3D-Fullwave-Solver Zeit investieren mussten, um jede Diskontiuität eines Kanals zu modellieren. "Wir haben Hyperlynx erfolgreich eingesetzt, um eine "First Time Right"-Implementierung unserer DDR4- und PCIe-SerDes-Schnittstellen für das dReDBox-Projekt zu erreichen", erklärte Hans Klos, Geschäftsführer von Sintecs B.V. "Wir haben unsere Arbeitsweise geändert. Unsere Hardware-Entwickler und SI-Ingenieure verwenden nun den SerDes-Compliance-Wizard zur schnellen Iteration während der Optimierung des Schnittstellendesigns und abschließenden Verifizierung der Schnittstellenkonformität."

Protokollspezifische Konformität der Kanäle
Mit der neuen Version können Hardware-Entwickler schnell und einfach protokollspezifische Konformitätsprüfungen durchführen. In das Tool wurde Protokoll-Know-how für PCIe-Gen3/4-, USB-3.1- und COM-basierte Technologien für Ethernet und Optical Implementers Forum (OIF) integriert. Auf der Grundlage der Protokollarchitektur und -bedingungen können Ingenieure den Abgleich (CTLE, FFE, DFE) einfach vornehmen. "Mit steigenden Datenraten in seriellen Hochgeschwindigkeitsverbindungen erfordert der Entwurf von Kanälen mit akzeptablen Bitfehlerraten, Limitierungen durch Equalization-Settings innerhalb der Grenzen eines Protokolls, einen höheren Grad an Fachwissen. Mentors neuer automatischer Kanalanalysator ist wie ein Experte, der einem über die Schulter blickt. Die Analyse eines Designs vor der Freigabe wird viele Probleme mit Materialien, Durchkontaktierungen und Übertragungsleitungen abfangen, bevor sie sich in das endgültige Design einschleichen", erklärt Eric Bogatin, Dekan der Signal Integrity Academy und Direktor des Teledyne LeCroy Front Range Signal Integrity Labs. "Für den endgültigen Kanal wird der neue Konformitätsanalysator die optimalen Einstellungen für den Abgleich empfehlen, um die Beschränkungen des Protokolls zu erfüllen. Diese Innovationen werden allen Hardware-Ingenieuren helfen, nachts besser zu schlafen."

Hyperlynx 3D Explorer
Der 3D Explorer unterstützt das Strukturdesign der Kanäle und die Optimierung des Vor-Layouts. Die Template-basierte Synthese der 3D Strukturen kann für Differentialpaare, BGA-Breakouts, Via-Konfigurationen, in Reihe geschaltete Sperrkondensatoren und vieles mehr genutzt werden.

Verfügbarkeit
Die neue Version mit automatisierter Validierung des SerDes-Kanals ist seit Ende Februar 2018 verfügbar. eit

kommentieren drucken  


ANZEIGE

 

 
» Finden Sie weitere Artikel im :K-Artikelarchiv

  Jetzt Newsletter
abonnieren!


Aktuelle Ausgaben